(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-209846 (P2003-209846A)

(43)公開日 平成15年7月25日(2003.7.25)


(51) Int.Cl.7	機別配号	F I	テーマコード(参考)
H04N 7/32	•	H03M 7/30	A 5B015
G11C 11/41		7/36	5 C 0 5 9
H03M 7/30		H 0 4 N 7/137	Z 5J064
7/36		G 1 1 C 11/34	К
		審査請求 未請求 請求項の	数7 OL (全 13 頁)
(21)出顯番号	特顧2002-4957(P2002-4957)	(71)出題人 000002185	
		ソニー株式会社	
(22) 出顯日	平成14年1月11日(2002.1.11)	東京都品川区北品川6丁目7番35号	
		(72)発明者 近藤 哲二郎	
		東京都品川区北。	品川6丁目7番35号 ソニ
	•	一株式会社内	
		(72)発明者 立平 靖	•
		東京都品川区北。	弘川6丁目7番35号 ソニ
		一株式会社内	
		(74)代理人 100090376	
		弁理士 山口 ま	邦夫 (外1名)
•			最終頁に続く

(54) 【発明の名称】 動きベクトル検出装置および動き補償予測符号化装置

(57)【要約】

【課題】占有面積を小さくでき、半導体チップの大型化 を防止する。

【解決手段】複数の演算器124-1~124-1からの差分絶対値の夫々を、半導体メモリ126の複数の記憶領域126-1~126-1に記憶されていた記憶データの夫々に、複数の加算器125-1~125-1を用いて足し込み、その足し込みデータの夫々を半導体メモリ126の複数の記憶領域126-1~126-1に記憶するととを、例えばブロックの画素分だけ繰り返し行う。とれにより、半導体メモリの複数の記憶領域126-1~126-1に、参照ブロックに対応した複数の候補ブロックの夫々に対する相関値(差分絶対値和)を得る。この複数の候補ブロックの夫々に対応した相関値に基づいて、相関値テーブル評価器127により、参照ブロックに対応した助きベクトルを検出する。従来のように記憶素子としてレジスタを用いるものでなく、占有面積を小さくできる。



【特許請求の範囲】

【請求項1】 時間的に前後する参照フレームと探索フレームとから動きベクトルを検出する動きベクトル検出 装置であって、

参照フレームより取り出される参照ブロックの画素データを共通に入力すると共に、上記探索フレームより取り出される、上記参照ブロックに対する探索範囲に存在する複数の候補ブロックの画素データをそれぞれ入力し、上記参照ブロックの画素データと上記候補ブロックの画素データとの差分絶対値を演算する複数の差分絶対値演 10 算器と、

複数の加算器と、

複数の記憶領域を有する相関値テーブル生成用の半導体メモリと、

上記複数の差分絶対値演算器で演算されて得られた差分絶対値のそれぞれを、上記半導体メモリの複数の記憶領域に記憶されていた記憶データのそれぞれに、上記複数の加算器を用いて足し込み、該複数の加算器で得られた足し込みデータのそれぞれを上記半導体メモリの複数の記憶領域に記憶することを所定回数だけ繰り返し、上記半導体メモリの複数の記憶領域に、上記複数の候補ブロックのそれぞれに対応した相関値が得られるように制御するコントローラと、

上記半導体メモリの複数の記憶領域に得られた上記複数の候補ブロックのそれぞれに対応した相関値に基づいて、上記参照ブロックに対応した動きベクトルを検出する相関値テーブル評価器とを備えることを特徴とする動きベクトル検出装置。

【請求項2】 少なくとも上記複数の加算器および上記 半導体メモリは一体化されており、

上記加算器を構成するビット単位の複数の加算部は、上記半導体メモリのカラムのビッチに揃えて配されていることを特徴とする請求項1に記載の動きベクトル検出装置

【請求項3】 上記半導体メモリは、上記複数の加算部 に関連して設けられた書き込みおよび読み出し用の第1 のポートと、上記相関値を読み出すための読み出し専用 の第2のポートとを有することを特徴とする請求項2 に記載の動きベクトル検出装置。

【請求項4】 上記半導体メモリをクリアするためのデータを生成し、該データによって上記半導体メモリをクリアする手段をさらに備えることを特徴とする請求項1 に記載の動きベクトル検出装置。

【請求項5】 上記半導体メモリをプリセットするためのデータを生成し、該データによって上記半導体メモリをプリセットする手段をさらに備えることを特徴とする請求項1に記載の動きベクトル検出装置。

【請求項6】 上記加算器を構成する複数の加算部による演算結果がオーバフローとなる場合、上記複数の加算部に対応した上記半導体メモリの所定領域に最大値をセ 50

ットする手段をさらに備えることを特徴とする請求項1 に記載の動きベクトル検出装置。

【請求項7】 時間的に前後する参照フレームと探索フレームとから動きベクトル検出回路で動きベクトルを検出し、該動きベクトルを用いて動き補償を行う動き補償予測符号化装置であって、

上記動きベクトル検出回路は、

参照フレームより取り出される参照ブロックの画素データを共通に入力すると共に、上記探索フレームより取り出される、上記参照ブロックに対する探索範囲に存在する複数の候補ブロックの画素データをそれぞれ入力し、上記参照ブロックの画素データと上記候補ブロックの画素データとの差分絶対値を演算する複数の差分絶対値演算器と、

複数の加算器と、

複数の記憶領域を有する相関値テーブル生成用の半導体メモリと、

上記複数の差分絶対値演算器で演算されて得られた差分 絶対値のそれぞれを、上記半導体メモリの複数の記憶領 域に記憶されていた記憶データのそれぞれに、上記複数 の加算器を用いて足し込み、該複数の加算器で得られた 足し込みデータのそれぞれを上記半導体メモリの複数の 記憶領域に記憶することを所定回数だけ繰り返し、上記 半導体メモリの複数の記憶領域に、上記複数の候補ブロ ックのそれぞれに対応した相関値が得られるように制御 するコントローラと、

上記半導体メモリの複数の記憶領域に得られた上記複数の候補ブロックのそれぞれに対応した相関値に基づいて、上記参照ブロックに対応した動きベクトルを検出す30 る相関値テーブル評価器とを備えることを特徴とする動き補償予測符号化装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、動きベクトル検出装置および動き補償予測符号化装置に関する。詳しくは、加算器と相関値テーブル生成用の半導体メモリとを用いて差分絶対値を累積していき、との半導体メモリに、参照ブロックに対する探索範囲に存在する複数の候補ブロックのそれぞれに対応した相関値を得るようにしたとによって、半導体チップの大型化を防止できるようにした動きベクトル検出装置および動き補償予測符号化装置に係るものである。

[0002]

【従来の技術】画像処理においては、動きベクトル検出は重要な要素の一つであり、その代表的な方法としてブロックマッチング法がある。これは、あるフレームの一部を構成するある画素ブロック(参照ブロック)について、時間の異なるフレームにおける様々な位置での同一形状画素ブロック(候補ブロック)との相関を評価し、その中で相関が最も高い候補ブロックとの間の相対的な

得開2003-209846

・ 位置ずれを、その参照ブロックにおける動きベクトルと みなすものである。

【0003】ここで、候補ブロックを想定する領域が探 索範囲である。相関の評価には、参照ブロックと候補ブ ロックとの対応する各画素間の画素データの差分絶対値 のブロック内各画素についての総和、すなわち差分絶対 値和が用いられることが多い。1個の参照ブロックにつ き探索範囲内の画素数分の差分絶対値和(相関値)が得 られるが、これが相関値テーブルである。この相関値テ ーブルの中で最も差分絶対値和の小さい、すなわち相関 10 の高いところが、画素を単位とした動きベクトルと見な される。また実際には、この処理は演算負荷の非常に重 いものであり、ブロックの形状や大きさ、あるいは演算 に使用する画素位置などについて、様々な工夫が行われ ている。

[0004]

【発明が解決しようとする課題】従来のブロックマッチ ングには、差分絶対値演算器と記憶素子としての複数の レジスタとを組み合わせた、あるいはさらに加算器をも 組み合わせたPE(Processing Element)が多く用いられ 20 ている。アレイ配置したPE間に並列かつパイプライン 的にデータを流すことで、複数の差分絶対値和を並列に 演算し、または差分絶対値を得た後に加算器によって総 和をし、差分絶対値和(相関値)の集まり、すなわち相 関値テーブルを生成するのである。

【0005】との場合、記憶素子としてレジスタを用い るためにその構成素子数が多く占有面積が広くなり、さ らに各PEに複数個 (例えば2~3個) のレジスタがあ るのでPE全体としても占有面積が広くなる。そのた め、半導体チップが大型化するといった問題点があっ た。そとで、との発明では、半導体チップの大型化を防 止し得る動きベクトル検出装置等を提供することを目的 とする。

[0006]

【課題を解決するための手段】この発明に係る動きベク トル検出装置は、時間的に前後する参照フレームと探索 フレームとから動きベクトルを検出する動きベクトル検 出装置であって、参照フレームより取り出される参照ブ ロックの画素データを共通に入力すると共に、探索フレ ームより取り出される、参照ブロックに対する探索範囲 に存在する複数の候補ブロックの画素データをそれぞれ 入力し、参照ブロックの画素データと候補ブロックの画 素データとの差分絶対値を演算する複数の差分絶対値演 算器と、複数の加算器と、複数の記憶領域を有する相関 値テーブル生成用の半導体メモリと、複数の差分絶対値 演算器で演算されて得られた差分絶対値のそれぞれを、 半導体メモリの複数の記憶領域に記憶されていた記憶デ ータのそれぞれに、複数の加算器を用いて足し込み、と の複数の加算器で得られた足し込みデータのそれぞれを 半導体メモリの複数の記憶領域に記憶することを所定回 50 きる。

数だけ繰り返し、半導体メモリの複数の記憶領域に、複 数の候補ブロックのそれぞれに対応した相関値が得られ るように制御するコントローラと、半導体メモリの複数 の記憶領域に得られた複数の候補ブロックのそれぞれに 対応した相関値に基づいて、参照ブロックに対応した動 きベクトルを検出する相関値テーブル評価器とを備える ものである。

【0007】との発明において、複数の差分絶対値演算 器では、複数の候補ブロックのそれぞれの画素データと 参照ブロックの画素データの差分絶対値が演算される。 そして、複数の加算器で、複数の差分絶対値演算器で演 算されて得られた差分絶対値のそれぞれが、相関値テー ブル生成用の半導体メモリの複数の記憶領域に記憶され ていた記憶データに足し込まれる。そして、とのように 複数の加算器で得られた足し込みデータのそれぞれは半 導体メモリの複数の記憶領域に記憶される。

【0008】上述の差分絶対値演算、加算演算および記 憶動作が所定回数、例えばブロックマッチング法の場合 には参照ブロックを構成する画素データの個数と等しい 回数だけ繰り返されることで、半導体メモリの複数の記 憶領域に、参照ブロックに対する探索範囲に存在する複 数の候補ブロックのそれぞれに対応した相関値(差分絶 対値和) が得られる。そして、相関値テーブル評価器で は、このように半導体メモリに得られる複数の候補ブロ ックのそれぞれに対応した相関値に基づいて、参照ブロ ックに対応した動きベクトルが検出される。

【0009】このように、記憶素子としてレジスタより も小型、高密度な半導体メモリを使用することにより、 占有面積を狭くすることが可能となり、半導体チップの 30 大型化を防止できる。

【0010】なお、少なくとも複数の加算器および半導 体メモリが一体化され、加算器を構成するビット単位の 複数の加算部が半導体メモリのカラムのピッチに揃えて 配されることで、加算器から半導体メモリへの足し込み データの供給および半導体メモリから加算器への記憶デ ータの供給が効率的に行われる。

【0011】また、半導体メモリが、上述の複数の加算。 部に関連して設けられた書き込みおよび読み出し用の第 1のポートと読み出し専用の第2のポートとを有すると とで、半導体メモリの記憶データ、例えば相関値の読み 出しを、足し込みとは別途独立して行うことができる。 【0012】また、半導体メモリをクリアまたはプリセ ットするためのデータを生成し、とのデータによって半 導体メモリをクリアまたはプリセットすることで、外部 からクリアまたはブリセットするためのデータを入力す ることなく、半導体メモリを容易にクリアまたはプリセ ットすることができ、またプリセットするためのデータ を工夫することで、例えば平坦な絵柄の部分においては (0,0)等の特定の動きベクトルが検出されやすくで

【0013】また、加算器を構成する複数の加算部によ る演算結果がオーバフローとなる場合、複数の加算部に 対応した半導体メモリの所定領域に最大値をセットする ことで、この半導体メモリの所定領域に誤った小さな値 が相関値として記憶されることを防止できる。

5

[0014]

【発明の実施の形態】以下、図面を参照しながら、との 発明の実施の形態について説明する。図1は、実施の形 態としての動き補償予測符号化装置100の構成を示し ている。この符号化装置100は、画像データ(動画像 10 を構成するフレームデータ)D i を入力する入力端子1 01と、この入力端子101に供給される画像データD i と後述する動き補償回路 1 1 0 から供給される予測画 像データとの差分を演算する減算器102と、この減算 器102で得られる差分データに対してDCT(離散コ サイン変換)を行うDCT回路103と、このDCT回 路103で得られるDCT係数に対して量子化を行う量 子化回路104と、この量子化回路104で得られた符 号化データDoを出力する出力端子105とを有してい る。

【0015】また、符号化装置100は、量子化回路1 04で得られた符号化データDoに対して逆量子化を行 う逆量子化回路106と、この逆量子化回路106の出 カデータに対して逆DCTを行って差分データを得る逆 DCT回路107と、この逆DCT回路107で得られ る差分データと動き補償回路110で得られる予測画像 データとを加算して元の画像データを復元する加算器 1 08と、この加算器108で復元された画像データを記 憶するフレームメモリ109とを有している。

【0016】また、符号化装置100は、フレームメモ 30 リ109に記憶された画像データを読み込み、後述する 動きベクトル検出回路111からの動きベクトルMVに 基づいて動き補償をした後、上述したように減算器10 2 および加算器 108 に予測画像データとして供給する 動き補償回路110と、入力端子101に供給される画 像データDiの動きベクトルMVを検出して動き補償回 路110に供給する動きベクトル検出回路111とを有 している。

【0017】図1に示す動き補償予測符号化装置100 の動作を説明する。入力端子101に入力される画像デ ータDiは、減算器102および動きベクトル検出回路 111に供給される。減算器102では、この画像デー タD i と動き補償回路110から供給される予測画像デ ータとの差分が演算される。

【0018】減算器102で得られる差分データはDC T回路103に供給されて離散コサイン変換される。 C のDCT回路103で得られるDCT係数は量子化回路 104に供給されて量子化される。そして、この量子化 回路 104 で得られた符号化データDoが出力端子10 5に出力される。

【0019】また、量子化回路104で得られた符号化 データDoが逆量子化回路106に供給されて逆量子化 され、さらにこの逆量子化回路106の出力データが逆 DCT回路107に供給されて逆DCTされ、差分デー タが復元される。この差分データと動き補償回路110 からの予測データとが加算器108で加算されて元の画 像データが復元され、この復元された画像データがフレ ームメモリ109に記憶される。

【0020】動き補償回路110では、あるフレームに おいては、その前のフレームにフレームメモリ109に 記憶された画像データの読み込みが行われて、動きベク トル検出回路111からの動きベクトルMVに基づいて 動き補償されて、予測画像データが得られる。との予測 画像データは、上述したように、差分データを得るため に減算器 102 に供給されると共に、画像データを復元 するために加算器108に供給される。

【0021】次に、動きベクトル検出回路111の詳細 を説明する。この動きベクトル検出回路111では、ブ ロックマッチング法により動きベクトルが検出される。 20 これは、図2に示すように、探索フレームの候補ブロッ クを所定の探索範囲内で移動し、参照フレームの参照ブ ロックと最も合致している候補ブロックを検出すること により、動きベクトルを求めるものである。

【0022】ブロックマッチング法では、図3Aに示す ように、1枚の画像、例えば水平H画素、垂直Vライン の1フレームの画像が図4Bに示すように、P画素×Q ラインのブロックに細分化される。図3Bの例では、P = 5、Q = 5の例である。cがブロックの中心画素位置 である。

【0023】図4A~Cは、cを中心画素とする参照ブ ロックとc^を中心とする候補ブロックの位置関係を示 している。 cを中心画素とする参照ブロックは、参照フ レームの注目しているある参照ブロックであり、それと 一致する探索フレームの候補ブロックが探索フレームに おいてc´を中心とするブロックの位置にあるものとし ている。ブロックマッチング法では、探索範囲内におい て、参照ブロックと最も合致する候補ブロックを見出す ことによって、動きベクトルを検出する。

【0024】図4Aの場合では、水平方向に+1画素、 垂直方向に+1ライン、すなわち、(+1,+1)の動 きベクトルが検出される。図4Bでは、(+3,+3) の動きベクトルMVが検出され、図4Cでは、(+2. - 1) の動きベクトルが検出される。動きベクトルは、 参昭フレームの参照ブロック毎に求められる。

【0025】動きベクトルを探索する範囲を水平方向で ± S 画素、垂直方向で±Tラインとすると、参照ブロッ クは、その中心cに対して、水平に±S、垂直に±Tず れたところに中心c´を有する候補ブロックと比較され る必要がある。

【0026】図5は、参照フレームのある参照ブロック

等開2003-209846

・ の中心cの位置をRとする時に、比較すべき探索フレー ムの(2S+1)×(2T+1)個の候補ブロックとの 比較が必要なことを示している。 すなわち、この図5の ます目の位置にc´が存在する候補ブロックの全てが比 較対象である。図5は、S=4、T=3とした例であ

【0027】探索範囲内の比較で得られた評価値(すな わち、フレーム差の絶対値和、このフレーム差の二乗 和、あるいはフレーム差の絶対値のn乗和等)の中で、 最小値を検出するととによって、動きベクトルが検出さ 10 れる。図5の探索範囲は、候補ブロックの中心が位置す る領域であり、候補ブロックの全体が含まれる探索範囲 の大きさは、(2S+P)×(2T+Q)となる。

【0028】図6は、動きベクトル検出回路111の構 成を示している。この動きベクトル検出回路 1 1 1 は、 回路全体の動作を制御するコントローラ121と、参照 フレームの画像データDiが入力される入力端子122 と、この画像データDiを探索フレームの画像データと して蓄積するフレームメモリ123とを有している。フ レームメモリ123の書き込み、読み出し等の動作は、 コントローラ121によって制御される。

【0029】また、動きベクトル検出回路111は、複 数の差分絶対値演算器124-1~124-1を有してい る。 ととで、Nは、ある参照ブロック内の1個の参照画 素に対する探索範囲に存在する複数の候補ブロックの個 数である。複数の演算器124-1~124-1は、入力端 子122に入力される画像データDiを構成する画素デ ータを、参照ブロックの画素データDrとして共通に入 力すると共に、また当該参照ブロックに対する探索範囲 に存在する複数の候補ブロックの画素データD c-1~D 30 c-wをそれぞれ入力し、参照ブロックの画素データと候 補ブロックの画素データとの差分絶対値を演算するもの である。

【0030】との場合、演算器124-1~124-1にお いては、図7に示すように、1個の参照画素とN個の探 索範囲画素との1対Nのマッチング演算が行われる。と とで、参照ブロック内における参照画素の位置に応じ て、この参照画素に対する探索範囲画素の位置が変化す る。例えば、ハッチングして示した位置は、参照ブロッ クの左上の1個の画素に対するN個の探索範囲画素の位 40 置を示している。

【0031】また、動きベクトル検出回路111は、複 数の加算器 1 2 5 - 1 2 5 - 1 と、複数の記憶領域 1 2 6.、~126.。を有する相関値テーブル生成用の半導体 メモリ126とを有している。複数の加算器125-1~ 125-4は、複数の演算器124-1~124-4で演算さ れて得られた差分絶対値をそれぞれ入力すると共に、半 導体メモリ126の複数の記憶領域126-1~126-1 に記憶されていた記憶データのそれぞれを入力し、差分 絶対値を記憶データに足し込むものである。

【0032】 このように、複数の加算器125-1~12 5-,で得られた足し込みデータのそれぞれは、半導体メ モリ126の複数の記憶領域126-1~126-mに記憶 データとして書き戻される。半導体メモリ126の書き 込み、読み出しの動作は、コントローラ121によって 制御される。

【0033】コントローラ121は、参照フレームの各 参照ブロックについて、複数の差分絶対値演算器124 -1~124-Nにおける差分絶対値の演算、複数の加算器 125-1~125-*における足し込みの演算、半導体メ モリ126の複数の記憶領域126-1~126-1への足 し込みデータの書き戻しを、ブロック内画素分だけ行 い、半導体メモリ126の複数の記憶領域126-1~1 26-16、各参照ブロックに対する探索範囲に存在する 複数の候補ブロックのそれぞれに対応した相関値が得ら れるように制御する。

【0034】なお、入力端子122に入力される画像デ ータDiは各ラインの画素データが連続したものとなっ ている。そのため、演算器124-1~124-1に入力さ 20 れる参照ブロックの画素データDェは、参照ブロック毎 に連続したものではなく、複数の参照ブロックの画素デ ータが所定数ずつ連続したものとなっている。例えば、 参照ブロックが、図3Bに示すようにP画素×Qライン で構成される場合には、あるラインの画素データは、P 画素毎に異なった参照ブロックを構成している。また、 ある参照ブロックに着目すると、当該参照ブロックの画 素データは、Qラインの画素データが入力されてはじめ て、全て入力されることとなる。

【0035】このように、演算器124-1~124-1に 入力される参照ブロックの画素データDrは複数の参照 ブロックの画素データが所定数ずつ連続したものとなっ ていることから、上述した複数の差分絶対値演算器 1 2 4_,~124_ における差分絶対値の演算、複数の加算 器125-1~125-1における足し込みの演算、半導体 メモリ126の複数の記憶領域126.1~126.1への 足し込みデータの書き戻しは、複数の参照ブロックに対 応して、時分割的に行われる。そして、Qラインの画素 データの入力毎に、新たな複数の参照ブロックの処理に 移っていく。

【0036】また、動きベクトル検出回路111は、参 照ブロック毎に、半導体メモリ126の複数の記憶領域 126-1~126-1に得られた、参照ブロックに対する 探索範囲に存在する複数の候補ブロックのそれぞれに対 応した相関値(差分絶対値和)に基づいて、参照ブロッ クに対応した動きベクトルMVを検出する相関値テーブ ル評価器127と、この評価器127で検出された動き ベクトルMVを出力する出力端子128とを有してい る。評価器127では、最小の相関値を発生する候補ブ ロックの位置を、助きベクトルMVとして検出する。

【0037】図6に示す動きベクトル検出回路111の 50

動作を説明する。入力端子122に入力される画像データDiは、参照ブロックの画素データDrとして、複数の差分絶対値演算器124-1~124-1に共通に入力される。また、入力端子122に入力される画像データDiはフレームメモリ123に供給され、探索フレームの画像データとして蓄積される。

【0038】また、フレームメモリ123から当該参照プロックに対する探索範囲に存在する複数の候補プロックの画素データ $Dc_{-1}\sim Dc_{-n}$ が複数の差分絶対値演算器 $124_{-1}\sim 124_{-n}$ にそれぞれ入力される。この候補 10プロックの画素データ $Dc_{-1}\sim Dc_{-n}$ は、それぞれ参照プロックの画素データDrに対応した画素位置のものとされる。演算器 $124_{-1}\sim 124_{-n}$ では、画素データDrと画素データ $Dc_{-1}\sim Dc_{-n}$ との差分絶対値がそれぞれ演算される。

【0039】また、複数の演算器 $124_{-1}\sim 124_{-n}$ で演算されて得られた差分絶対値はそれぞれ複数の加算器 $125_{-1}\sim 125_{-n}$ に入力される。また、この複数の加算器 $125_{-1}\sim 125_{-n}$ には、半導体メモリ 126の複数の記憶領域 $126_{-1}\sim 126_{-n}$ に記憶されていた記憶 7-9 がそれぞれ入力される。後述するように、複数の記憶領域 $126_{-1}\sim 126_{-n}$ のそれぞれは複数の参照ブロック分の記憶部からなっている。上述したように複数の加算器 $125_{-1}\sim 125_{-n}$ に入力される記憶データは、画素データ 125_{-n} に入力される記憶データは、画素データ 125_{-n} に入力される記憶データに対応した記憶部より読み出される。

【0040】複数の加算器 $125_{-1}\sim 125_{-m}$ では、それぞれ記憶データに差分絶対値が足し込まれる。そして、このように複数の加算器 $125_{-1}\sim 125_{-m}$ で得られた足し込みデータのそれぞれは、半導体メモリ 126_{-m} の複数の記憶領域 $126_{-1}\sim 126_{-m}$ に記憶データとして書き戻される。この場合、画素データ D_r が含まれる参照ブロックに対応した記憶部に書き戻される。

【0041】上述した複数の差分絶対値演算器124-1 ~124-mにおける差分絶対値の演算、複数の加算器1 25₋₁~125₋₁における足し込みの演算、半導体メモ リ126の複数の記憶領域126-1~126-1への足し 込みデータの書き戻しは、参照フレームの各参照ブロッ クについて、ブロック内画素分だけ行われる。これによ り、半導体メモリ126の複数の記憶領域126-1~1 26-Nに、各参照ブロックについて、参照ブロックに対 する探索範囲に存在する複数の候補ブロックのそれぞれ **に対応した相関値(差分絶対値和)が得られる。相関値** テーブル評価器127は、半導体メモリ126の複数の 記憶領域126-1~126-1に得られた、各参照ブロッ クに対する探索範囲に存在する複数の候補ブロックのそ れぞれに対応した相関値は、順次読み出されて相関値テ ーブル評価器127に供給される。評価器127では、 各参照ブロックについて、最小の相関値を発生する候補 ブロックの位置が、動きベクトルMVとして検出され

る。このように、評価器127で検出された各参照ブロックにおける動きベクトルMVは順次出力端子128に・出力される。

【0042】なお、本実施の形態において、複数の加算器 $125_{-1}\sim125_{-1}$ と半導体メモリ126は一体化されており、複数の加算器 $125_{-1}\sim125_{-1}$ を構成するそれぞれのビット単位の複数の加算部は、半導体メモリ126のカラムのビッチに揃えて配されている。

【0043】図8は、加算器125-1およびそれに対応した半導体メモリ126の記憶領域126-1の部分の詳細構成を示したものである。なお、説明は省略するが、加算器125-2~125-1およびそれに対応した半導体メモリ126の記憶領域126-2~126-1の部分についても同様に構成されている。

【0044】図8において、記憶領域126-1には、カラム方向にn個、ロウ方向にX+1個のメモリセル(Memory Cell)130がマトリックス状に配されている。この場合、カラム方向に延びる各行のn個のメモリセル130によって、それぞれ1参照ブロック分の記憶部が構成されている。

【0045】図9は、メモリセル130の構成例を示している。このメモリセル130は、書き込みおよび読み出し用の第1のボートと読み出し専用の第2のボートとを有する2ボート構成のものである。

[0046] 負荷素子であるP型MOSトランジスタQ1とN型MOSトランジスタQ3とが電源と接地との間に直列に接続されてCMOSインバータ11が形成されていると共に、負荷素子であるP型MOSトランジスタQ2とN型MOSトランジスタQ4とが電源と接地との間に直列に接続されてCMOSインバータ12が形成されている。そして、これらCMOSインバータ11、12の各出力、すなわち記憶ノードN1、N2の各電位が互いに他のCMOSインバータ12、11の入力、すなわちN型MOSトランジスタQ4、Q3の各ゲート入力となっている。

【0047】CMOSインバータ11の記憶ノードN1は、ゲートが端子13に接続されたアクセストランジスタQ5を介して端子14に接続される。一方、CMOSインバータ12の記憶ノードN2は、ゲートが端子13に接続されたアクセストランジスタQ6を介して端子15に接続される。端子13にはワード線WLが接続され、端子14にはビット線BLが接続され、端子15にはビット線/BL(/BLはBLバーを表している)が接続される。

【0048】また、N型MOSトランジスタQ7,Q8 が直列に接続され、その一端は接地され、その他端は端 子16に接続される。そして、トランジスタQ7のゲートは記憶ノードN1に接続され、トランジスタQ8のゲートは端子17に接続され、トランジスタQ8のゲートは端子17に接続され、端子16には読み出し専 50 用ビット線BRLが接続され、端子17には読み出し専



・用ワード線WRLが接続される。

【0049】 このようなメモリセル130において、一 対のCMOSインバータ11,12で構成されるメモリ セル部に"1"または"0"のデータが記憶される。そ して、このメモリセル部とピット線BL、/BLとの間 で、アクセストランジスタQ5、Q6を介して、読み出 しおよび書き込みのデータ転送が行われる。また、メモ リセル部と読み出し専用ピット線BRLとの間で、アク セストランジスタQ8を介して読み出しのデータ転送が 行われる。

【0050】なお、図9に示すメモリセル130の構成 例は、SRAM(Static Random Access Memory)セルを・ ベースとしたものであるが、他のメモリセル、例えばD RAM (Dynamic Random Access Memory), FeRAM (F erro-electric Random Access Memory), MRAM (Magn etic Random Access Memory)等におけるメモリセルをベ ースにして構成してもよい。

【0051】図8に戻って、カラム方向に並ぶ各行のメ モリセル130に沿って、ワード線WL。~WLx、およ び読み出し専用ワード線WRL。〜WRLxが配されてい 20 る。上述したように、ワード線WL。~WLxはメモリセ ル130の端子13に接続され、読み出し専用ワード線 WRL。~WRLxはメモリセル130の端子17に接続 される。

【0052】また、ロウ方向に並ぶ各列のメモリセル1 30に沿って、ビット線BL。~BL,-1,/BL。~/B し。一、および読み出し専用ビット線BRL。~BRL "-1が配されている。上述したように、ビット線BL。~ BL。1はメモリセル130の端子14に接続され、ビ ット線/BL。~/BL。1はメモリセル130の端子15 に接続され、読み出し専用ビット線BRL。~BRL。-, はメモリセル130の端子16に接続される。

【0053】なお、との読み出し専用ビット線BRL。 ~BRL。-、による読み出しモードに入る前には、ピッ ト線BRL。~BRL。-1をプリチャージすることが必要 となる。そのために、ビット線BRL。はP型MOSト ランジスタQ41を介して電源に接続される。そして、 このトランジスタQ41のゲートには、プリチャージ制 御信号/ゆRFC(/ゆRFCはゆRFCバーを表しており、プリ チャージ制御信号のステスが反転されたものである)が入 力される。ビット線BRL、~BRL。-、に関しても同様 に構成されている。

【0054】また、メモリ領域126-1のロウ方向に並 ぶ各列のメモリセル130にそれぞれ対応して、センス アンプSA。~SA,-、が配されている。各センスアンブ SA。~SA。-、は、それぞれビット線BL。~BL。-、1, /B L。~/B L。-、に接続されている。 これにより、記憶 領域126-1のロウ方向に並ぶ各列のメモリセル130 から、ビット線対BL。, /BL。~BL。-1, /BL。-1 お よびセンスアンプSA。~SA。-,を介して記憶データM 50 が入力される。ビット線対BL,,/BL,~BL,-1,/

D。~MD。-1の読み出しが行われる。

【0055】ととで、センスアンプSA。の部分の構成 の詳細を説明する。ビット線BL。は、P型MOSトラ ンジスタQ21を介してN型MOSトランジスタQ22 のゲートに接続される。また、ビット線/BL。は、P型 MOSトランジスタQ23を介してN型MOSトランジ スタQ24のゲートに接続される。そして、トランジス タQ22、Q24の互いのソースは接続され、その接続 点はN型MOSトランジスタQ25を介して接地され る。そして、トランジスタQ21, Q23のゲートに は、読み出し制御信号/ゆ。(/ゆ。はゆ。バーを表してお り、読み出し制御信号ゆ。が反転されたものである)が 入力され、トランジスタQ25のゲートには、イコライ ズ制御信号/Φεq (/ΦεαはΦεαバーを表しており、イコ ライズ制御信号φεαが反転されたものである) が入力さ れる。

【0056】また、トランジスタQ22のドレインはP 型MOSトランジスタQ26、Q27の並列回路を介し て電源に接続され、トランジスタQ24のドレインはP 型MOSトランジスタQ28、Q29の並列回路を介し て電源に接続される。そして、トランジスタQ22のド レインはトランジスタQ29のゲートに接続され、トラ ンジスタQ24のドレインはトランジスタQ27のゲー トに接続される。トランジスタQ26、Q28のゲート には、イコライズ制御信号/ゆピのが入力される。

【0057】なお、読み出しモードに入る前にはビット 線対 B L。, /B L。をイコライズ (プリチャージ) する ことが必要となる。そのために、ビット線BL。はP型 MOSトランジスタQ31を介して電源に接続され、ビ ット線/BL。はP型MOSトランジスタQ32を介して 電源に接続され、ビット線BL。. /BL。はP型MOS トランジスタQ33を介して接続される。そして、トラ ンジスタQ31~Q33のゲートには、イコライズ制御 信号/ゆ・なが入力される。センスアンプSA、~SA。-1 の部分の構成も、上述したセンスアンプSA。の部分の 構成と同様とされる。

【0058】また、上述したように、カラム方向に延び る各行のn個のメモリセル130によって、それぞれ1 つの参照ブロックの記憶部が構成されている。所定の記 憶部にある参照ブロックの足し込みデータを順次書き込 むことを開始する前に、この所定の記憶部を構成するメ モリセル130の記憶データをクリアすることが必要と なる。そのために、ビット線対BL。, /BL。~B L_{n-1}, /BL_{n-1}のそれぞれに対応して、"O"のデー タを生成し、このデータをメモリセル130に書き込み データとして供給する構成を備えている。

【0059】すなわち、ビット線BL。はN型MOSト ランジスタQ51を介して接地される。そして、とのト ランジスタQ51のゲートには、クリア制御信号中cur

BL_{n-1}の部分に関しても同様に構成されている。

【0060】また、加算器125-1はnビットのそれぞ れのビットの加算を行うための n 個の加算部 1 4 0。~ 140,-1からなっており、これらn個の加算部140。 ~140,-1はメモリ領域126-1のカラムのピッチに 揃えて配されている。

13

【0061】加算部140。~140,のそれぞれのA側 の入力端子には、差分絶対値演算器124-1からの8ピ ットの差分絶対値のビットデータD。~D,が入力され る。また、加算部140。~140₋₋₁のそれぞれのA側 10 の入力端子は接地され、"0"が入力された状態とされ る。一方、加算部140。~140。₋₁のそれぞれのB側 の入力端子には、これら加算部140。~140...1のそ れぞれに対応して記憶領域126-,のロウ方向に並ぶメ モリセル130から、ビット線対BL。, /BL。~BL "--1, /BL"-1およびセンスアンプSA。~SA"-1を介 して読み出された記憶データMD。~MD。」がそれぞれ 入力される。

【0062】加算部140。の非反転出力端子Sは、N 型MOSトランジスタQ11のゲートに接続されてい る。そして、このトランジスタQ11のドレインは、加 算部140。に対応してロウ方向に並ぶメモリセル13 0に接続されているビット線/BL。に接続される。一 方、この加算部140。の反転出力端子/S(/SはSバ ーを表している)は、N型MOSトランジスタQ12の ゲートに接続される。そして、このトランジスタQ12 のドレインは、加算部140。に対応してロウ方向に並 ぶメモリセル130に接続されているビット線BL。に 接続される。

【0063】トランジスタQ11、Q12の互いのソー スは接続され、その接続点はN型MOSトランジスタQ 13, Q14の直列回路を介して接地される。そして、 トランジスタQ14のゲートには書き込み制御信号Φ。 が入力され、トランジスタQ13のゲートには加算部1 40_{n-1}のキャリ出力端子Courに得られるMSB (Most Significant Bit)のキャリ出力C_{ms}がインバータ14 1を介して入力される。加算部140,~140,...の出 力端子S./S側の構成も、上述した加算部140。の出 力端子S, /S側の構成と同様とされる。

【0064】また、加算部140。のキャリ入力端子C 」、は接地され、"0"が入力された状態とされる。ま た、加算部140。~140_{m-2}のキャリ出力端子C。u។ は、それぞれ加算部140、~140、一、に接続されてい る。これにより、加算部140。~140,-1でnビット 加算器が構成される。

【0065】また、ビット線/BL。はN型MOSトラン ジスタQ61,Q62を介して接地される。そして、ト ランジスタQ61のゲートにはクリア制御信号/Φ clr (/φclrはφclrパーを表しており、クリア制御信号 $\phi_{c,l,r}$ が反転されたものである)が入力され、トランジ

スタ62のゲートには加算部140。- 1のキャリ出力端 子Courに得られるMSBのキャリ出力Cusaが入力され る。

【0066】図8に示す加算器125-1および記憶領域 126_{-1} の部分の動作を説明する。まず、カラム方向に 延びる各行のn個のメモリセル130によってそれぞれ 1つの参照ブロックの記憶部が構成されているが、所定 の記憶部を構成するメモリセル130の記憶データをク リアする動作について説明する。

【0067】所定の記憶部を構成するメモリセル130 の記憶データをクリアする場合、書き込み制御信号ゆ。 およびクリア制御信号φαικはアクティブ、つまり

"1"とされ、読み出し制御信号の。およびイコライズ 制御信号 ϕ_{ϵ_0} はインアクティブ、つまり"0"とされ、 さらにワード線 $WL_{ullet}\sim WL_{ullet}$ のうち、所定の記憶部に対 応するワード線が活性化される。

【0068】この場合、クリア制御信号 ϕ_{clr} がアクテ ィブとされてトランジスタQ51がオンとなる。そのた め、"0"のデータが生成され、このデータがピット線 20 BL。~BL。1に出力される。したがって、所定の記憶 部に対応するワード線を活性化することで、当該所定の 記憶部を構成するn個のメモリセル130には"0"の データが書き込まれ、記憶データのクリアが行われる。 【0069】次に、所定の記憶部に記憶されている記憶 データM D。~M D。- 1 に、 8 ビットの差分絶対値 D。~ D, を、加算器 1 2 5 -1 (加算部 1 4 0 1 ~ 1 4 0 n-1) で足し込み、そして加算器125-ュで得られた足し込み データA D。~A D。- 1 を、当該所定の記憶部に書き戻す 動作について説明する。

【0070】所定の記憶部に記憶されている記憶データ MD。~MD,-1 に、8ビットの差分絶対値D。~D,を足 し込む場合、最初に、イコライズ制御信号φεαはアクテ ィブ、つまり"1"とされ、書き込み制御信号の、読 み出し制御信号φ。およびクリア制御信号φ。เ。はインア クティブ、つまり"O"とされ、ビット線対BL。, /B L。~BL。-1、/BL。-1のイコライズ (プリチャージ) が行われる。

【0071】この場合、ビット線対BL。, /BL。に関 しては、イコライズ制御信号φεοがアクティブとされて 40 トランジスタQ31~Q33の全てがオンとなり、ビッ ト線BL。およびビット線/BL。に電源の電位が印加さ れ、これらビット線BL。およびビット線/BL。は同電 位となる。他のビット線対BL1, /BL1~BL1-1, / BL、-1に関しても同様である。

【0072】とのようにビット線対BL。, /BL。~B L_{n-1} , /B L_{n-1} のイコライズが行われた状態で、読み 出し制御信号ゆ。はアクティブ、つまり"1"とされ、 書き込み制御信号の。、イコライズ制御信号のξαおよび クリア制御信号φ_{εικ}はインアクティブ、つまり"0"

50 とされ、さらにワード線WL。~WLxのうち、所定の記



・憶部に対応するワード線が活性化される。

【0073】 これにより、所定の記憶部を構成するn 個のメモリセル130の記憶データ $MD_0 \sim MD_{n-1}$ が、それぞれビット線対 BL_0 、/ $BL_0 \sim BL_{n-1}$ 、/ BL_{n-1} およびセンスアンプ $SA_0 \sim SA_{n-1}$ を介して読み出され、加算部 $140_0 \sim 140_{n-1}$ のB側の入力端子にそれぞれ入力される。したがって、所定の記憶部に記憶されている記憶データ $MD_0 \sim MD_{n-1}$ に、8 ピットの差分絶対値 $D_0 \sim D_1$ が足し込まれる。

【0074】そして、加算部 $140_0\sim140_{n-1}$ における加算出力、つまり足し込みデータ $AD_0\sim AD_{n-1}$ が有効になったところで、書き込み制御信号 ϕ_0 はアクティブ、つまり "1" とされ、読み出し制御信号 ϕ_0 、イコライズ制御信号 ϕ_0 なよびクリア制御信号 ϕ_{cun} はインアクティブ、つまり "0" とされ、さらにワード線WL $_0\sim$ WL $_n$ のうち、所定の記憶部に対応するワード線が活性化される。

【0075】 この場合、加算部140。の部分に関して、足し込みデータS。が"1"である場合には、トランジスタQ11はオン、トランジスタQ12はオフとな 20り、ビット線/BL。に"0"が出力されることから、所定の記憶部を構成するn個のメモリセル130のうち、当該加算部140。に対応するメモリセル130には、

"1"のデータが記憶される。一方、加算部140。の部分に関して、足し込みデータS。が"0"である場合には、トランジスタQ11はオフ、トランジスタQ12はオンとなり、ビット線BL。に"0"が出力されることから、所定の記憶部を構成するn個のメモリセル130のうち、当該加算部140。に対応するメモリセル130には、"0"のデータが記憶される。

【0076】他の加算部 $140_1 \sim 140_{1-1}$ の部分に関しても同様である。 これにより、加算器 125_{-1} で得られた足し込みデータAD。 \sim AD。 \sim 14、所定の記憶部を構成するn個のメモリセル130に書き戻される。

【0077】なお、足し込みの動作において、オーバフローとなる場合には、加算部140。1のキャリ出力端子Coutに得られるMSBのキャリ出力Cussが"1"となるため、トランジスタQ13はオフとなり、足し込みデータAD。~AD。1が、所定の記憶部を構成するn個のメモリセル130に書き込まれることはない。

【0078】その代わり、この場合、トランジスタQ61がオンとなる他に、トランジスタQ626 オンとなるので、ビット線/ BL_{n-1} にそれぞれ"0"の信号が出力される。したがって、所定の記憶部を構成するn個のメモリセル130のそれぞれに"1"のデータが書き込まれる。つまり、この所定の記憶部には最大値が記憶される。

【0079】次に、所定の記憶部に記憶された、ある参照プロックに対応した最終的な足し込みデータ、つまり相関値(差分絶対値和)を、読み出す場合の動作を説明 50

する。最初に、プリチャージ制御信号/ $\phi_{\rm RPC}$ がアクティブ、つまり"1"とされ、読み出し専用ビット線BRL。 \sim BRL。 \sim Dのプリチャージが行われる。この場合、トランジスタQ41はオンとなり、読み出し専用ビット線BRL。 \sim BRL。 \sim DRL \sim DRL

【0080】とのように読み出し専用ビット線BRL。 \sim BRL $_{n-1}$ のブリチャージが行われた状態で、読み出し専用ワード線WRL $_n$ ~WRL $_n$ のうち、所定の記憶部に対応する読み出し専用ワード線が活性化される。とれにより、所定の記憶部を構成するn個のメモリセル130の記憶データ $\Sigma_n \sim \Sigma_{n-1}$ が、それぞれ読み出し専用ビット線BRL $_n \sim BRL_{n-1}$ に得られる。とこで、記憶データ $\Sigma_n \sim \Sigma_{n-1}$ は、nビットの相関値(差分絶対値和)を構成している。

【0081】以上説明したように、本実施の形態においては、加算器125-1~125-1と相関値テーブル生成用の半導体メモリ126とを用いて差分絶対値を累積していき、この半導体メモリ126に、参照ブロックに対する探索範囲に存在する複数の候補ブロックのそれぞれに対応した相関値(差分絶対値和)を得るようにしたものであり、従来のように記憶素子としてレジスタを用いるものに比べて、占有面積を小さくでき、半導体チップの大型化を防止することができる。

【0082】また、加算器125-1~125-1および相関値テーブル生成用の半導体メモリ126とを一体化し、加算器125-1~125-1をそれぞれ構成するビット単位の複数の加算部140。~14011が半導体メモリ126のカラムのビッチに揃えて配されているので(図8参照)、加算器125-1~125-1の供給および半導体メモリ126への足し込みデータAD。~AD11の供給および半導体メモリ126から加算器125-1~125-1

【0083】また、半導体メモリ126が、上述の複数の加算部140。~140。1に関連して設けられた書き込みおよび読み出し用の第1のボートと、読み出し専用の第2のボートとを有するものであり(図8参照)、半導体メモリ126からのある参照ブロックに対応する相関値をよって、の読む出した。足し込むとは関係的立し

への記憶データMD。~MD。」、の供給を効率的に行うと

) 関値 $\Sigma_0 \sim \Sigma_{n-1}$ の読み出しを、足し込みとは別途独立して行うことができる。

【0084】また、半導体メモリ126の所定の記憶部を構成するメモリセル130の記憶データをクリアする際に、トランジスタQ51をオンとして、クリアするための"0"データを生成し、このデータをメモリセル130に書き込みデータとして供給するものであり、外部からクリアするためのデータを入力することなく、半導体メモリ126を容易にクリアすることができる。

【0085】また、加算器125-1~125-1をそれぞれ構成する複数の加算部140。~140...1 による演算

結果がオーバフローとなる場合、複数の加算部140。 ~140。-1に対応した半導体メモリ126の所定の記 憶部に最大値を記憶(セット)するものであり、この所 定の記憶部に誤った小さな値が相関値として記憶され、 動きベクトルの検出誤りが生じることを防止できる。

17

【0086】なお、上述実施の形態において、半導体メモリ126の記憶領域126.1~126.1では、ビット線BL。~BL1.1をトランジスタQ51を介して接地し、とのトランジスタQ51のゲートにクリア制御信号/ゆc1.1を入力する構成とし、クリア信号ゆc1.1をアクティブとしたとき所定の記憶部を構成するn個のメモリセル130に"0"のデータが書き込まれてクリアされるものを示した(図8参照)。

【0087】 ここで、図8 に破線図示するように、ピット線/BL。~/BL。1をトランジスタQ52を介して接地し、このトランジスタQ52のゲートにクリア制御信号/ゆこれを入力する構成とした場合、クリア信号ゆこれをアクティブとしたとき、トランジスタQ52で"1"のデータが生成され、所定の記憶部を構成するn個のメモリセル130に"1"のデータが書き込まれる。

【0088】したがって、ビット線対BL。./BL。~BL。~BL。...」/BL。...」のそれぞれに対応してトランジスタ Q51。Q52を設けておき、それらのいずれかを選択 的にビット線に接続し、クリア信号中ではをアクティブ としたとき所定の記憶部を構成する n 個のメモリセル 130に、所定のデータをブリセットするようにしてもよい。このブリセットデータを工夫することで、例えば平坦な絵柄の部分においては(0、0)等の特定の動きベクトルが検出されやすくできる。このブリセットの設定は、半導体装置の設計時に予め決めておけばよく、従ってコンタクトレイヤのプログラムなどによって設定することが想定される。

【0089】また、上述実施の形態においては、加算器 125-1~125-1 および相関値テーブル生成用の半導体メモリ126とを一体化したものであるが、さらに差分絶対値演算器124-1~124-1 や相関値テーブル評価器127をも一体化するようにしてもよい。

[0090]また、上述実施の形態においては、メモリセル130が2ボート構成のものであったが(図9参照)、メモリセルが2ボート構成でなくてもよく、半導 40体メモリ126全体として2ボート構成であってもよい。さらには、半導体メモリ126として2ボート構成でなくとも、例えば映像信号におけるブランキング期間に相関値(テーブルデータ)の読み出しを行ったり、同一機能ブロックを複数個有してフィールドまたはフレーム間でインターリーブさせて用いるなど、足し込みと相関値の読み出しとを同一ボートにおいて異なる期間に行ってもよい。

【0091】また、上述実施の形態においては、加算器12 5_{-1} \sim 12 5_{-1} および半導体メモリ126を用いた

足し込みを、動きベクトル検索における差分絶対値の足 し込みに適用したものであるが、他の信号処理における 同様の足し込みにも適用することができる。

【0092】また、上述実施の形態においては、加算器 125-1~125-1 および相関値テーブル生成用の半導体メモリ126とを一体化したものであるが、減算器、乗算器、除算器などのその他の演算器と半導体メモリとを一体化したものも同様に構成でき、演算器と半導体メモリとの間のデータのやり取りを効率よく行うことができる。

【0093】また、上述実施の形態においては、動きベクトル検出回路111を動き補償予測符号化装置100 に適用したものを示したが、動きベクトルを使用するその他の装置にも同様に適用できることは勿論である。

【0094】また、上述実施の形態においては、ブロックマッチング法によって動きベクトルを検出するものを示したが、この発明はブロックマッチング法に限定されるものではなく、代表点ブロックマッチング法など他の画素値のマッチングをベースとする方法にも適用可能である。

[0095]

20

30

【発明の効果】との発明によれば、加算器と相関値テーブル生成用の半導体メモリとを用いて差分絶対値を累積していき、この半導体メモリに、参照ブロックに対応した探索範囲の複数の候補ブロックのそれぞれに対する相関値(差分絶対値和)を得るものであり、従来のように記憶素子としてレジスタを用いるものに比べて、占有面積を小さくでき、半導体チップの大型化を防止することができる。

【0096】また、この発明によれば、少なくとも複数の加算器および半導体メモリが一体化され、加算器を構成するビット単位の複数の加算部が半導体メモリのカラムのビッチに揃えて配されるものであり、加算器から半導体メモリへの足し込みデータの供給および半導体メモリから加算器への記憶データの供給を効率的に行うことができる。

【0097】また、この発明によれば、半導体メモリが、上述の複数の加算部に関連して設けられた書き込みおよび読み出し用の第1のポートと読み出し専用の第2のポートとを有するものであり、半導体メモリの記憶データ、例えば相関値の読み出しを、足し込みとは別途独立して行うことができる。

【0098】また、この発明によれば、半導体メモリをクリアまたはプリセットするためのデータを生成し、このデータによって半導体メモリをクリアまたはプリセットすることで、外部からクリアまたはプリセットするためのデータを入力することなく、半導体メモリを容易にクリアまたはプリセットすることができ、またプリセットするためのデータを工夫することで、例えば平坦な絵50 柄の部分においては(0,0)等の特定の動きベクトル

*20 部

19

"が検出されやすくできる。

【0099】また、この発明によれば、加算器を構成する複数の加算部による演算結果がオーバフローとなる場合、複数の加算部に対応した半導体メモリの所定領域に最大値をセットするものであり、この半導体メモリの所定領域に誤った小さな値が相関値として記憶される、動きベクトルの検出誤りを生じることを防止できる。

【図面の簡単な説明】

【図1】実施の形態としての動き補償予測符号化装置の 構成を示すブロック図である。

【図2】動き検出のためのブロックマッチング法を説明 するための図である。

【図3】動き検出のためのブロックマッチング法を説明 するための図である。

【図4】動き検出のためのブロックマッチング法を説明 するための図である。

【図5】動き検出のためのブロックマッチング法を説明 するための図である。

【図6】動きベクトル検出回路の構成を示すブロック図 である。 *【図7】1個の参照画素とN個の探索範囲画素との1対 Nのマッチング演算を説明するための図である。

【図8】半導体メモリと加算器とを一体化した構成を示す図である。

【図9】メモリセルの構成を示す図である。

【符号の説明】


100・・・動き補償予測符号化装置、101・・・入力端子、102・・・減算器、103・・・DCT回路、104・・・量子化回路、105・・・出力端子、106・・・逆量子化回路、107・・・逆DCT回路、108・・・逆量子化回路、109・・・フレームメモリ、110・・・動き補償回路、111・・・動きベクトル検出回路、121・・・コントローラ、122・・・入力端子、123・・・フレームメモリ、124-1~124-1~125-1~125-1~125-1~126-1~126-1~126-1~126-1~126-1~126-1~126-1~126-1~126-1~126-1~126-1~126-1~126-1~126-1~126-1~126-1~126-1~126-1~1406-1・・・加算

【図2】

ブロックマッチング法

動き補償予測符号化装置

【図1】








【図3】

ブロックマッチング法






В


[図4]

ブロックマッチング法




【図5】

ブロックマッチング法





[図6]



【図7】

マッチング演算







【図8】

【図9】

半導体メモリと加算器とを一体化した構成





フロントページの続き

(72)発明者 市川 勉

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

Fターム(参考) 58015 HH01 HH03 JJ31 KB91 NN01

5C059 KK09 KK50 MA23 MC11 NN01

NN28 PP04 RC16 UA02 UA05

8EAU EEAU

5J064 AA04 BA16 BB03 BC01 BC08

BC16 BC19 BD01

THIS PAGE BLANK (USPTO)